PAT-NO:

JP357207362A

DOCUMENT-IDENTIFIER: JP 57207362 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

December 20, 1982

INVENTOR-INFORMATION:

NAME SHIBATA, HIROSHI NAKADA, HIDEFUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO: JP56093277

APPL-DATE:

June 16, 1981

INT-CL (IPC): H01L027/14, H04N005/30

US-CL-CURRENT: 257/771, 257/773, 257/E25.013

ABSTRACT:

PURPOSE: To improve the degree of integration of a functional element per a unit area largely by disposing a pair of substrates, to each one surface thereof functional elements are formed, while opposing the element sides and electrically connecting the elements mutually through an electrode.

CONSTITUTION: An Si substrate 1 is coated with the insulating film 2 of SiO<SB>2</SB>, etc., a hole is bored, an Al electrode pattern 3 contacting with the substrate 1 is shaped while being hung to the end section of the film 2, the end section is coated with an insulating film 4, and the thin-films 5, 6 of

06/19/2003, EAST Version: 1.03.0002

Cr and Cu are laminated and coated onto the whole surface containing the film 4. A photo-resist film 7 is formed cylindrically while being positioned onto the film 4, the inside is buried with the metallic film 8 of Cu, Au or the like, and the conical film with a pointed end is shaped through etching while being covered with the mask of a resist film 9. Likewise, a metallic film 18 composed of Cu or Au is similarly formed to another element in semispherical shape, cylindrical films 7 molded to each element are removed, the film 8 is bitten to the film 18, these are unified through melting, and the element electrically connected in three dimensions is obtained.

COPYRIGHT: (C)1982,JPO&Japio

(19) 日本国特許庁 (JP)

即特許出願公開昭57—207362

⑫公開特許公報(A)

① Int. Cl.³H 01 L 27/14H 04 N 5/30

識別記号

庁内整理番号 6819-5F 6940-5C 砂公開 昭和57年(1982)12月20日

発明の数・1 審査請求 未請求

(全 7 頁)

60半導体装置

②特 願 昭56-93277

②出 願 昭56(1981)6月16日

⑩発 明 者 柴田浩

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研 究所内 加発 明 者 中田秀文

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研 究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外1名

明 細 曹

1. 発明の名称

半導体装置

2. 特許請求の範囲

互いに対向して設けられた第1かよび第2の基板、上配第1の基板に形成された第1の機能業子、上配第2の基板に形成された第2の機能業子、上配第1の基板に形成され第1の機能業子に電気接続された第1の電極、上配第2の基板に形成され第2の機能業子に電気接続されると共に先端が第1の電極に食い込んで溶着した突起状の第2の電極を備えた半導体装置。

3. 発明の各細な説明

本発明は三次元的に機能素子を積み重ねて形成した半導体装置に関するものである。

本発明は可視光操像業子、赤外線操像業子、ダイナミンクメモリ業子、論理回路業子などほとんどの半導体装置に関係するが、本発明を観明するに 最も簡明な赤外線機 業子(以後 Imgra—Red CCD、略して IRCCD と呼ぶ)を実施例としてとりあげ · 従来の IRCCD と比較して、その特象を述べるもの とする。 IRCCD の場合、赤外線センサとして良好 な半導体材料である。たとえば、 ImB D(インジク ム・アンチモン)や HgCdTe(水銀、カドミクム、 テルル)などを受光部に格子状に配列し、この受 光郎で発生する電子をCCD業子に転送して画像 を得る方法がある。上記材料は赤外線センサとし て良好な化合物半導体であるが多元結晶であるた め欠陥の少ない大口径結晶が得られないことによ り、上紀化合物半導体を基板としてこれにCCD を形成した場合、シリコンによるCCDに比べて 、伝送効率が振めて小さい欠点がある。そのため CCD部分をシリコン基板上に形成する方法がと られている。しかしとの場合、格子状に配列する センサ部分と、電荷を転送するCCD部とを各々 セルごとに接続した場合、普通双方を Im(インジ クム)などの軟かい金銭によつて接続するが、袋 統都の対向電極の径が小さく数多くの接続点を有 するので、5%程度の不良接続点が発生する。即 ち受光郎が正常に働かず、画面で部分的に暗点の

(2)

特開昭57-207362(2).

ある画像となる。また仮に化合物半導体の結晶性 が改善されてCCDとして良好な結晶になりこの 化合物半導体からなる基板の一主面上にセンサシ よびccD米子を形成することが出来たとしても 一般に単一のセルは受光部とCCD郡とにより作 られるので、占セルの受光部と受配との間に間隙 がてき、いわゆる洲口革(セル中に占める受光部 の面積)が 40~50%程度に低下する。

精度のよい画像を得るには、開口事が 100 %近く になることが疑ましいので、上配のような単一基 板を用いる装置は実用的でない。

とれは IRCCD のうちャンサとして、シリコン基 板に PtB1 のショトキー接合による受光部と CCD としてシリコン基板を用いる場合にも当てはまり 一層基板により贈口事を 100 %近くにすることは 不可能であつた。

本発明は高い巣機度と高い信頼性を有する半導 体装置を提供するものである。

以下、図に示す実施例について説明する。

第1凶乃至第8凶(a) はこの発明による半導体装

(3)

して金銭膜(8)をエッチングすると、輩出した表面 からエッチングされるため、金銭膜(8)からなる円 柱は第4図に示すように尖鋭を円離状の形状とな る。最後に第5個に示すようにレジスト(7)(9)を除 去し、更に最初に蒸磨した鍋膜(6)、クロム膜(5)の 金属膜(8)で覆われない部分を除去して、突起状電 種の形成をおえる。 次に対向する電極を形成するが、その形成方法は 従来の半田パンプ、金パンプを形成する方法と何 ら異なるととろはない。即ち、第6図に示すよう にシリコン基板 (11) の一主面上に絶縁膜 (12) を設 け、その開孔郎にアルミニクム膜 (13)からなる電 伍を形成した後、電価以外を絶縁膜(14)でなない つづいてクローム膜 (15)、銅膜 (16)の蒸着、写真 製板によるレジスト膜 (17)のパターン形成、つづ いてレジスト膜開孔部への半田、あるいは金など の金麗膜 (18) のメッキをおとない。レジスト膜(17) を除去したあと、先のクローム膜(15)、銅膜 (i6)の金属膜 (i8)で使われていない部分をエッチ ングにより除去する。鋭いて、半田パンプの場合、

置の電極の製造工程を示しており、先ず第1凶に ポナように、シリコン基板(I)の一主面に B102 又 は BiaN4 などからなる絶縁膜(2)を形成し、この絶 橡膜に開孔部を形成し、との開孔部にアルミニゥ ム膜(3)よりなる電極パターンを形成し、この電極 パターンを除いて 810: 又は 81:8Ke などからなる 絶縁膜(4)をコーテングした後通常のバンブ形成ブ ロセスと同じく、クローム、鯛からなる薄膜(5)(6) を第2凶に示ナように装置によりシリコンウエハ 上に形成する。次に第3凶に示すようにドライフ イルムと呼ばれる船光性フィルム又はホトレジス トからなる膜(7)を厚く全面に破潰して後、写真製 板技術により膜のを開孔し、メッキ法によつて、 たとえば銅、金などからなる金銭膜(8)を厚く形成 ナる。との際、レジストなどの膜(7)で被磨されて いる所はメツキされない。レジスト(7)の膜厚と何 程度まで、メツキを施したあと、全面にりすくレ ジストを塗布し、メッキした金属円柱の中央部の みをレジストがおおりよりに写真製板でレジスト (9) をパターン形成する。次にエッチング液に浸漬

(4)

半田リフローしてパンプ形状を整形し第7囚に示 ナような形状のバンプ電値を得る。次に再基板(1) (11)を所定のチップ寸法にダイシングしてのち、 第8図(a) に示すように各々相対する電框同士を一 方が他方に食い込んだ状態で格滑する。第8四(a) から明らかをように従来電極同士の溶滑は第8日 (b) にがすような断面構造であつたが、第8図(a)で ボナように、突起状の電極にすることによつて強 固で、完全な接続が得られる。その理由として、 電磁同士の位置合せが、片方の電極が突起状であ り、予備の位置合せの段階で、圧滑することによ り確実に相手のパンプ電極をとらえること。次に 加熱して電極の袋面が溶滑する。、突起状の電極 は銅または金で形成される女或いはそれらの金貨 をメツキして形成されるととによつて、半田との 練りを良くする。また相手電極を突起状の電極と するととにより、パンプ怪の微細化がはかれると とも特徴の一つである。 即ち、従来の金あるいは半田パンプの場合その径

は、 100~150gm、最小でも 50gm 租度までてある。

それはパンプ径が小さくなると完全に良好な接続 が得られないためである。更にスペース間隔はや はり最小 50 mm 程度であり、それ以下の寸法距離 では、パンプが溶着した際、機方向にパンプが広 がり、隣问士が接触してしまうためである。それ に比べて、本発明の場合、突起状電極の径は、最 小寸法として制限がない。又パンプの径が小さく ても、パンプは突起状電艦と容易に位置合せされ 、また格着する際、半田パンプは横方向に広がる ととなく、円錐状の突起状電極の周囲に限つて溶 触するので、隣同士のパンプが接触することはな い。それ故、電極の掻を小さくすることが出来る と同時に、そのスペース間隔も極端に決められる ので、単位面積当り 5×10⁶個/alの パンプ数が容易 に得られる。更に突起状電極の高さは、金属柱の 高さによつて失まるので、二つの基板を重ねてパ ンプを溶着する際、基板間の間隙は金属突起物の 高さで一定に保たれるので、温度サイクルによる せん断厄力が一覧値に集中することが避けられて 賃益度の高い素子となる。

(7)

(2) ダイナミック R A M

一例として、1トランジスタ1キャパシタより
カるメモリールに於て、キャパシタの容量を十分
大きくとるためと単位面積当りのセル密度を上げ
るために、キャパシタを第2のシリコン基板に形
成し、トランジスタを第2のシリコン基板に形
成して、キャパシタとトランジスタとを高槽度に
接続することによつて集積度を高めることが出来
る。

1トランジスタ、1ギャパシタよりなるダイナミックRAMのメモリセルの電気的等価回路を第10図(a) に示す。本発明を用いて、キャパシタとトランジスタ部を別個の基板上に形成した場合の断面図を第10図(b) に示す。この際、キャパシタを問るであるととも可能で大きながであることも可能で大きなが作ることも可能で、単位面積当りのセル数の著るしい増大が期待される。

第10凶に於て、 (38) は電荷トランスフア用 MOS

次に本発明による集積度の高い半導体装置の応 用実施例について述べる。

(1) IRCCD

第9図に示すように求外線受光部AとCCD部Bとを機関し電値同士を接続して関口率の大きな装置を得たものである。同図に於て(20)は検知される赤外光、(21)はCCD部専用のP形シリコン基板、(22)はB10 2 膜、(23)は n+編、(24)はゲート酸化膜、(25)は第1ゲート電極、(26)は B10 2 膜、(27)は第2ゲート電極、(28)は B10 2 膜、(29)はアルミニクム膜、(30)はクロームまたは鋼からなる金属膜、(31)は 鋼からなる金属円錐、(32)は受光部専用の P形 HgCdTe基板、(33)は絶膜、(34)は n 形層、(35)は 絶縁膜、(36)はクロームまたは鋼からなる金属膜、(37)は Pb-Bm、In または Apからなる金属バンブを示す。

(8)

トランジスタ専用のP形シリコン基板、(42)は810 ** 膜、(43)はゲート酸化膜、(44)はゲート電極、(45)はソースまたはドレイン用 N+領域、(46)は絶縁膜、(47)はアルミニウム膜、(48)はクローハ膜、(49)は銅からなる金属円離、(50)は上配シリコン基板とは別のキャパシタ専用のシリコン基板、(51)は絶縁膜、(52)はキャパシタ用誘電体膜、(53)はキャパシタ電極用不純物含有ポリシリコン膜、(54)は絶縁膜、(55)はアルミニウム膜、(56)はクロームまたは鍋からなる金属膜、(57)は半田または金からなるパンプを示す。

との装置により集積度の高いダイナミック RAM を得ることができる。

その他、論理回路についても同様に論理回路用の機能素子を複数の基板に分割して形成し、各基板を電極を介して接続することによつて、大容量の論理回路の形成と、配線長の短縮化によつて、高速度素子が得られる。更に C-MOB の場合一基板上にロチャンネル MOB Trを、

(10)

特開昭57-207362 (4).

ンネル MOB Trを各々形成し、電価を介して接続する万法も可能である。

以上のように、本発明は各々一主面に機能業子を形成した一対の基板を互いに対向して設け、両機能業子を電値を介して互いに電気接続するようにしたので、単位面積当りの機能業子の集積度を大巾に高めることができる。

また一万の基板に形成された電値を突起状とし、これを他万の基板に形成された電値を突起状としせるようにしたので確実に電値間接続を行うことができばりまり、

4. 凶面の簡単な説明


第1因乃至第7因は本発明の一実施例による半 導体装置の電極の製造工程を示す断面図、第8図 (a) は本発明の一実施例による半導体装置の電極搭 潜状態を示す断面図、第8図(i) は従来の半導体装 置の電極溶着状態を示す断面図、第9図は本発明 によるIRCCDを示す断面図、第10図(a) かよび(b) は 本発明によるダイナミック RAM のメモリセルを示 (11)


(51) 絶縁膜、(52) 酵電体膜、(53) ポリシリコン膜、 (54) 絶縁膜、(55) アルミニタム膜、(56) クロム・ 網膜、(57) 半田又は金パンプ。

代理人 事 野 信 一


ナ電気回路図と断面図である。


(1) シリコン基板、(2) 絶 膜、(3) アルミニクム膜 、(4) 絶縁膜、(5) クローム膜、(6) 銅膜、(7) 厚いレジ スト膜又はドライフイルム膜、(8)メツキによる學 い金属線、(9) レジスト膜、(11) シリコン 基板、(12) 絶縁膜、(13) アルミニウム膜、(14) 絶縁膜、 (15) クローム膜、 (16) 銅膜、 (17) レジスト膜、 (18) 金属膜、(20) は赤外光、(21) シリコン基板(P-Bi)、(22) は BiO: 膜、(23) n+層、(24) ゲート **献化膜、(25)第1ゲート電極、(26) 810 z 膜、(** 27) 第2グート電低、(28) 8102 膜、(29)アルミ ニウム膜、(30)クローム銅膜、(31)銅円錐、(32) HgCdT+基板(P 形)、(33) 絶 級膜、(34) n 形層、 (35) 絶縁膜、(36) クロム、銅膜、(37) Pb-Bn 又は Inパンプ、あるいは AUパンプ、(38)トランスフア 用w08トランジスタ、 (39) キヤパシタ、 (41)シ リコン基板(P形)、(42)般化膜、(43)ゲート酸 化膜、(44)ゲート電框、(45)ソース・ドレイン(n+) 領域、(46) 絶級膜、(47) アルミニタム膜、(48) フローム膜、 (49) 銅円雌、 (50) シリコン基板、 (12)







(13)







第8図






第8図





鄭10図



06/19/2003, EAST Version: 1.03.0002